久々に自分が更新しに来ました。
昨日はかわさきの予備予選がありました。
昨日は自分は今年の大会には関わってなかったですが応援に行ってきました。どうやら近年増加傾向にあるかわさきの参加者がついに予選を１日でやることが出来ないくらいの数になってしまったのか、書類に不備があったチームを対象にタイムトライアルをし、上位25チームに予選への参加を認めるというものだそうです。
我々からは6チーム中3チーム予備予選に参加することになりました。結果は全機棄権に終わりました。全機とも足の不備によるものでした。どのマシンも大会前にぎりぎり完成し動作自体はしていたのですがデバッグ期間が少なすぎてトラブルを起こす箇所を潰せてなかったのが原因みたいでした。
ところで今日は予選です。自分はこれから会場へ行って応援しに行きます。今日でるマシンは結構期待できるものばかりなので楽しみです。もう大会は始まってます。どう行っても午前中の試合は見れそうにありませんが…
私事
先日の壮行会の時にOBの方にFPGAを頂いたのでVerilog-HDLを勉強し始めました。まだ実際にプログラムは書いてませんが、とりあえずCとの対応を見出したのでそろそろ何か書いてみようと思います。これの報告も追々やっていく予定です。
sugizaki